| 网站首页 | 我要研发 | C语言学习专题 | 电子电路 | 51设计开发论坛 | 
您现在的位置: 51RD >> 我要研发 >> 数字电路 >> 数字实验 >> 资料正文 用户登录 新用户注册
与非门和或非门实验-原理及电路图          【字体:
与非门和或非门实验-原理及电路图
作者:51rd    资料来源:www.51rd.net    点击数:    更新时间:2007-11-9 

 与非门和或非门

一、实验目的

1、  通过逻辑电路测试与门的真值表。

2、  测试与非们的真值表并跟与门的真值表比较。

3、  用逻辑分析仪显示与非门的时间波形图。

4、通过逻辑电路测试或门的真值表。

5、测试或门的真值跟或门的真值表比较。

6、用逻辑分析仪显示或非门的时间波形图。

二、实验器材

5V直流电源                                     1个

逻辑开关                                        2个

逻辑分析仪                                      1台

数字信号发生器                                  1台

2输入或门(TTL7421)                            1个

2输入与们(TTL7408)                            1个

2输入非门 (TTL7400)                            1个

2输入或非门(TTL7402)                             1个

1KΩ和10KΩ电阻                                  各1个

三、实验原理

在真值表中,列出了逻辑电路所有

可能的逻辑变量取值的输入组合逻辑函

图1 与门逻辑大路

数相对应输出值。与非门等效于输出端带反相器的与 门,所以与非门的输出和与门刚好相反。 当所有的输入为1时与非门的输出为0,只 要有一个输入为0,则输出为1。测试2输入 与门和与非门真值表的逻辑电路分别为图1 和图2。侧试与非门时间波形图的电路如图3所示.或非门相当于输出端带反相器的或门,因此或非门的输出恰好跟或门相反。当所有的输入为零时或非门的输出为1,只要有一个输入为1则输出为零。测试2输入或门及或非门的电路分别为图4和图5。用逻辑分析仪显示或非门时间波形图的逻辑电路如图6所示。

图2 与非门逻辑电路

图3  测试与非门的时间波形图的电路

图4  或门电路

图5  或非门电路

四、实验步骤

1、  在EWB平台上建立如图1所示的实验电路,单击仿真开关运行动态分析。按键盘上的A、B键使逻辑开关动作,在与门电路中输入0或1,根据输入逻辑探头和输出逻辑探头的亮暗变化,完成与门的真值表(1)。

2、  单击开关停止仿真。在EBW平台上建立如图2所示的实验电路,单击仿真开关运行动态分析。通过逻辑开关在与门的输入端加上0或1,根据逻辑探头的明暗变化,完成真值表(表2)。                  

    表1与门真值表                     表2 与非门真值表

A

B

Y

 

A

B

Y

0

0

 

0

0

 

0

1

 

0

1

 

1

0

 

1

0

 

1

1

 

1

1

 

 

 

 

3、单击开关停止仿真。在EWB平台上建立如图3所示的实验电路,数字信号发生器和逻辑分析仪按图设置。单击仿真开关运行动态分析。当数字信号发生器在与非门的每个输入端加上一系列的脉冲信号时,输出端就会有相应的逻辑信号输出。与非门的时间波形显示在逻辑分析仪的屏幕上,上面有三条方波曲线,第一条为B端输入波形,第二条为A端输入波形,第三条为Y端输出波形。在实验报告中画出与非门的时间波形图。

4、单击仿真开关停止仿真。在EWB平台上建立如图4所示的实验电路,单击仿真开关运行动态分析。通过逻辑开关在或门的输入端加上0或1,根据逻辑探头的明暗变化,完成或非门的真值表(3)。

5、单击仿真开关停止仿真。在EWB平台上建立如图5所示的实验电路,单击仿真开关运行动态分析。通过逻辑开关在或非门的输入端加上0或1,根据逻辑探头的明暗变化,完成或非门的真值表(表4))。

       表3或门真值表                              表4或非门真值表

A

B

Y

 

 

 

 

 

 

A

B

Y

0

0

 

0

0

 

0

1

 

0

1

 

1

0

 

1

0

 

1

1

 

1

1

 

6、单击开关停止仿真。在EWB平台上建立如图6所示的实验电路,单击仿真开关运行动态分析。用逻辑分析仪显示或非门的时间波形图,屏幕上第一条为或非门B输入曲线,第二条为A输入曲线,第三条为Y输出曲线。在实验报告中画出或非门的时序逻辑图(即时间波形图)。

五、思考与分析

1、  与门真值表和与非门真值表有什么差别?

2、  与非门输出低电平的条件是什么?

3、  与非门的时间波形图与真值表有什么关系?

4、  或门真值表与或非门真值表有什么差别?

5、  或非门输出低电平的条件是什么?

6、  或非门的时间波形图与真值表有什么关系?

                      

  • 上一篇资料:

  • 下一篇资料: 没有了
  • 最新热点 最新推荐 相关资料
    没有相关资料
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)