四位数BCD加法器

一、实验目的

分析四位数BCD 加法器的基本电路结构并检测其逻辑功能。

二、实验仪器

  5V直流电源开关                              1个

  逻辑开关                                    8个

  逻辑探头                                    13个

  全加器                                      8个

  2输入与门7408                               1个

2输入或门7432                               2个

4位二进制并行加法器7483                     2片

三、实验原理

在8421  BCD码中，1位十进制数0—9可用四位二进制数0000—1001表示，而1010—1111这6个数为无效数。多位数加法器可用来进行两个多位二进制数的相加。图1为可对两个4位二进制数做加法运算的逻辑电路，这是一种并行相加串行进位的加法器。图中每个低位全加器的进位输出C₀与相邻高位的进位输入C_i相连。由图可见，任一位的加法运算，都必须在其相邻低位完成运算并送给进位信号之后才能进行。

当两个二进制数相加时，如果和数大于1001，就必须进行调整。调整的基本方法是将和数加0110并产生一个进位数，这样便可跳过1010—1111这6个无效数。如果和数不大于1001，则将和数加0000，这就不会产生进位数，等于不调整。

图1所示的电路有两个4位加法器组成，每个4位加法器包含4个全加器。第一个4位加法器通过逻辑开关与输入端A₃—A₀和B₃—B₀相连，可对输入的两个二进制数相加。第二个4位加法器对第一个加法器输出的和数加0110或0000，到底加哪一个，将由第一个加法器的输出情况决定。

在图1中，当第一个4位加法器的输出大于1001或进位输出C₀等于0001时，与或门电路将在其输出端X产生二进制数0001，否则X端输出0000。X还与多位数BCD加法器的进位输出端C_out及第二个４位加法器的２、３输入端相连。因为第二个４位加法器的１、４输入端接地（为０），所以与第一个４位加法器输出的和数相加的二进制数是0110还是0000，将取决于X端的输出情况。

这种4位数BCD加法器的电路结构简单，但运算速度较慢。在实际的硬件电路中为了提高运算速度，可采用两片超前进位加法器，例如TTL7483、CT74283、CT74S283、CT74LS283等中规模集成电路，代替上述第一和第二个有4个全加器构成的4位加法器，使用时应注意的事项可查阅有关器件手册，用TTL7483组成的超前进位加法器参考电路如图2所示。

图1 BCD加法器

图2 　7483超前进位BCD加法器

四、实验内容

1、  在EWB平台上建立如图1所示的BCD加法器电路，单击仿真开关运行动态分析。

2、  用逻辑开关在BCD加法器的输入端A₃—A_0­和B₃—B₀输入8421 BCD二进制数0111和0010，观察逻辑探头的明暗变化，确定加法器的输出结果，并与手工计算情况比较，包括二进制数和十进制数。

3、  用逻辑开关给加法器输入1001和0110，观察逻辑探头的明暗变化，比较“机算”和“手算”的结果，包括二进制数和十进制数。

4、  用逻辑开关给加法器输入1001和1000，观察逻辑探头的明暗变化，比较“机算”和“手算”的结果，包括二进制数和十进制数。

5、  将十进制数7和5转换为8421 BCD码，比较“机算”和“手算”的结果，包括二进制数和十进制数。

6、  是分析图2所示的超前进位BCD加法器的基本电路结构。

五、思考与分析

1、“机算”与“手算”的结果相比较，情况如何？

2、超前进位加法器的基本工作原理是怎样？