RS和D触发器

一、实验目的　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

1、  检测或非门RS触发器的逻辑功能。

2、  检测与非门RS触发器的逻辑功能。

3、  检测D触发器的逻辑功能和时间波形图。

二、实验仪器

5V直流电源                                1个

逻辑开关                                  2个

逻辑探头                                  4个

2输入或非门7402                           2个

2输入与非门7400                           4个

反相器7404                                1个

D触发器7475                               1个

数字信号发生器                            1台

逻辑信号发生器                            1台

逻辑分析仪                                1台

三、实验原理

触发器是一种能够存储1位二进制数字信号的基本单元电路。触发器具有两个稳定状态，用来表示逻辑0和1，在输入信号作用下，两个稳定状态可以相互转换，输入信号消失后，建立起来的状态能长期保存下来。

RS触发器是最基本的二进制数存储单元，具有两个输入端R、S和两个输出端Q、 (图中用 表示)。R为复位端（置0），S为置位端（置1）。约定Q的状态为触发器的状态，Q=1, =0时触发器的状态为1，反之，Q=0、 =1时状态为0。当S输入有效时Q=1, 当R输入有效时Q=0。

D触发器又称为D锁存器，它只有一个输入端D ，另外还有一个使能端EN，用来控制是否接受输入信号。当锁存器能接收信号时，输出Q=D; 当锁存器不能接受信号时输出Q将“锁存”原来的状态。因为D锁存器再允许接受时输出跟输入变化，所以有些人把它称为“透明锁存器”。

图1所示为用两个或非门构成的RS触发器，这种触发器的输入信号高电平有效，当R=0、S=1时Q=1。当R=S=0时，输出端Q保持原来的状态。当R=1、S=0时Q=0。R、S同时为1的状态是不允许的。如果用Qⁿ表示接受信号之前触发器的状态，称为现态；用Qⁿ⁺¹表示接受信号之后的状态，称为次态，则这种RS触发器的特性方成为

RS=0     (约束条件)

图2所示为用两个与非门构成的触发器。当 =1， =0时，输出Q=1。当 = =1时，Q保持原来的状态。当 =0、 =1时，输出Q=0。这种触发器的输入为低电平有效，但是 、 同时为0的状态是不允许的。

图3所示为用4个与非门和1个反相器构成的D锁存器。当使能端EN为0时，锁存输入 和 为1，基本RS触发器被封锁，输出Q保持原来的状态。当使能端EN=1时， 和 的状态由D段输入是0还是1来决定。如果D端输入1，则 =1、 =0，使输出Q=1。如果D端输入0，则 =0、 =1，使输出Q=0。所以，当使能端EN置1时锁存器的输出Q跟随输入D变化，使能端置0时输出端Q被“锁存”。

图4是与图3类似的4D锁存器7475，里面有4个独立的D锁存器，第一和第二个锁存器的使能端接在一起（1C, 2C）,第三和第四个锁存器的使能端也接在一起（3C, 4C）。在这个实验中只用第一个锁存器。当使能端（1C, 2C）为1时，输出Q跟随输入D变化，这时锁存器是“透明”的。当使能端（1C, 2C）为0时，输出Q被“锁存”。

图1 或非门RS触发器

图2 与非门RS触发器

图5所示为测试7475  4D锁存器时间波形图的电路。数字信号发生器在输入端D和使能端EN加上不同的脉冲信号。逻辑分析仪同时显D输入端、EN使能端及Q输出端的时间波形图。当EN为１时，锁存器是“透明”的，Q=D。当EN为０时，D输入被禁止，输出Q保持原来的状态。

图3 与非门D锁存器

图4 7475 4D锁存器

四、实验内容

1、 在EWB平台上建立如图1所示的实验电路，这是用两个2输入或非门构成的RS触发器，图中两个逻辑开关R和S接地。单击仿真开关运行动态分析。按键盘上的S键，将触发器的S输出端置1。观察逻辑探头的明暗变化。

2、 在按一次S键，将S输入端置1。观察逻辑探头明暗变化。

3、 按R键，将R输入端置1。观察逻辑探头明暗变化。

4、再按R键，将R输入端置0。观察输出端Q和Q^/  的变化。

5、按R和S键，使R=S=1。观察输出端Q和Q^/的变化。

6、单击开关停止仿真。在EWB平台上建立如图2所示的实验电路。这是由两个2输入与非门构成的RS触发器，图中逻辑开关R和S应该置1。单击仿真开关运行动态分析。按键盘上的键，将触发器的S^/端置0。观察输出端逻辑探头的明暗变化。

7、再按S键将S^/置1，这时S^/=R^/=1，观察Q和Q^/发生什么变化。

8、按R键将R^/置0，这时R^/=0, S^/=1, 观察输出端的逻辑探头有什么变化。

9、再按R键将R^/置，这时R^/和S^/都置1，观察Q和Q^/又发生什么变化。

10、按R和S键将R^/和S^/都置0，观察输出端的逻辑探头有何变化。

11、单击开关停止仿真。在EWB平台上建立如图3所示的实验电路。这是由四个2输入与非门和一个反相器构成的D锁存器，这时逻辑开关D应当置0，使能开关ENABLE置1。单击仿真开关运行动态分析。

12、按D键将D输入端置1。观察Q和Q^/输出端发生什么变化。

13、再按D键将D输入端置0。观察 Q端的逻辑探头有何变化。

14、按空格间将使能端置0，然后按D键将D输入端置1。观察Q输出端的逻辑探头有何变化。

15、单击仿真开关停止动态分析。在EWB平台上建立如图4所示的实验电路，这是一个集成电路7475  4 D锁存器，其结构和与非门D锁存器基本相同。逻辑开关 D应当置0，使能开关置1。单击仿真开关运行动态分析。

16、按D键将D输入端置1，观察Q输出端逻辑探头发生什么变化。

17、按空格间将使能端（1C, 2C）置0。按D键将D输入端置0，观察Q输出端发生什么变化。

18、单击仿真开关停止仿真。在EWB平台上建立如图5所示的实验电路，这个电路用来测量7475D锁存器的时间波形。数字信号发生器和逻辑分析仪按图设置。单击仿真开关运行动态分析。数字信号发生器在D输入端和使能端加上不同的脉冲信号，逻辑分析仪将显示D端输入波形、使能端EN输入波形和Q端的输出波形。

图5 测量7475 4D锁存器的时间波形图

五、思考与分析

1、  由或非门构成的RS触发器，输入信号低电平有效还是高电平有效？

2、  由于非门构成的RS触发器，输入信号低电平有效还是高电平有效？

3、  根据由与非门构成的RS触发器的输入、输出变化，写出这种基本RS触发器的特性方程。

4、  当D触发器的使能端置0时，输出端Q会发生什么变化？

5、  当7475锁存器的使能端（1C, 2C）置1时 ，输出端Q的电平会发生什么变化？

6、  在7475锁存器的时间波形图中，当使能端为高电平时，Q的输出波形如何变化？

7、  在7475锁存器的时间波形图中，当使能端为低电平时，Q的输出波形如何变化？