边沿触发器

一、实验目的

1、  研究边沿RS触发器的功能 。

2、  研究边沿D触发器的功能。

3、  研究边沿JK触发器的功能。

二、实验仪器

5V直流电源                                1个

逻辑探头                                  4个

逻辑开关                                  5个

2输入或非门7402                           2个

2输入与门7408                             4个

反相器7404                                3个

RS触发器                                  1个

上升沿D触发器7474                         1个

3输入与非门7410                           1个

 下降沿JK触发器74112                      1个

方波信号发生器                             3个

数字信号发生器                             1台

逻辑分析仪                                 1台

三、实验原理

    边沿触发器的次态仅取决于CP的上升沿或下降沿到来时刻输入信号的状态，而在CP变化前后，输入信号状态变化对触发器的次态都不产生影响。

图1的逻辑电路为上升沿触发RS触发器。其中反相器7404和与门7408A构成窄脉冲检测电路。当时钟脉冲的上升

图1 边沿RS触发器

沿加到这个电路的输入端CLK时，其输出端EN可产生一个持续时间很短的正脉冲信号，这是因为反相器一边的信号延迟了几纳妙。当时钟脉冲从0跳变为1时，在几纳秒的时间内，反相器的输出仍旧保持为1，而与门7408的另一个输入端也是1，因此与门的输出EN为1。在这几个纳秒的时间内控制门7408B和7408C被打开，使RS触发器在信号传输内能够置1、置0或保持原态。当时钟脉冲上升沿到来时，若输入S=1、R=0，则触发器的次态为1；若输入S=0、R=1。则触发器的次态为0；若输入S=R=0，则触发器的次态保持不变。而R和S同时为1的状态是不允许。如果在窄脉冲检测电路的输入端CLK再加上一个反相器，就可构成一个下降沿RS触发电路。

图2 边沿D触发器

图2逻辑电路是一个由RS触发器连成的上升沿D触发器。这个电路除了在R端和S端之间多接了一个反相器以外，其他部分与上升沿RS触发器基本相同。当时钟脉冲的上升沿到达时，若D=1，则触发器的次态为1；若D=0，则触发器的次态为0。因此边沿触发器的特性方程为

                   

在CP的上升沿过去以后，D触发器不再响应D输入端的变化。下降沿触发的D触发器，除了响应下降沿触发信号以外，D触发器不再响应D输入端的变化。下降沿触发的D触发器，除了相应下降触发信号以外，其工作情况与上升沿触发的D触发器的基本相同。

图3电路可用来测量上升沿D触发器的时间波形。数字信号发生器向D触发器提供时钟脉冲和D端的输入信号。逻辑分析仪则显示CLK端的时钟输入波形、窄脉冲检测电路输出端EN的波形、D端输入波形、Q端输出波形以及反相输出端Q^/(即 )的波形。

图3 上升沿D触发器

图4 7474边沿D触发器

在图4中，7474为集成双D上升沿触发器，设有异步置位（PRE）和复位（CLR）输入端，低电平有效，以便在需要时对触发器直接进行置位和复位。这个实验只用到其中的一个D触发器。异步输入端为非边沿触发，可响应直流电平输入信号。

当CLR=0、PRE=1时、无论CP和D取值如何，触发器复位，Q=0。

当CLR=1、PRE=0时，无论CP和D取值如何，触发器置位，Q=1。

如果CLR=PRE=1,当CP上升沿到来时，将由D端的输入状态决定触发器的状态。

图5 7474上升沿D触发器的时间波形

图5电路用来测试7474 D上升沿触发器的时间波形。数字信号发生器为触发器提供时钟脉冲及D端输入信号。逻辑分析仪则显示时钟输入端CLK的波形、D端输入波形、Q端输出波形及反相输出端 的输出与Q相反。

图6使用RS触发器连成的JK上升沿触发器电路。在JK触发器电路中，除了J位置位输入端和K为复位输入端以外，其余部分与RS触发器相似。

图6 边沿JK触发器

图7 74112边沿JK触发器

在时钟脉冲的上升沿到达时，若输入J=1、K=0，则触发器的输出Q=1；若输入J=0、K=1，则触发的输出Q=1;若输入J=K=0，则触发器的输出保持原状；若输入J=K=1,则触发器的输出Q将随着CP脉冲的到达在0和1之间翻转，即

由于JK触发器在任何输入情况下都有确定的输出，因此应用比较广发。

图7为74112双下降沿JK触发器电路。具有异步置位端PRE和复位端CLK,输入低电平有效。在这个实验中只用到其中的一个JK触发器。74112异步输入端的功能于7474D触发器的功能相同。逻辑开关S和C用来控制异步输入端PRE和CLR的输入高电平。

图8电路可显示74112下降沿JK触发器的时间波形。数字信号发生器为触发器的CLK端提供时钟脉冲，并为J、K端提供输入放波信号。逻辑分析仪可同时显示CP脉冲、J端输入、K端输入、Q端输出和 端输出的波形。当CP脉冲的下降沿到达时，若触发器输入J=1、K=0,则输出Q=1；若输入J=0、K=1,这输出Q=0；若输入J=K=0,则输出Q维持原状；若输入J=K=1，则触发器的输出Q将随每次CP脉冲的到来而在0和1之间翻转。反相输出 的转台与输出端Q相反。

四、实验步骤

1、在EWB平台上建立如图1所示的实验电路，这是一个上升沿RS触发器，逻辑开关R、S和CLOCK开始应置0。

2、 击仿真开关进行动态分析。如果输出Q=0，则按计算机键盘上的S键使S=1;如果输出Q=1.则按键盘上的R键使R=1。

3、 键盘上的空格键使CLK端的输入由0遍为1，给RS触发器的示中输入端加上一个上升沿触发信号。

4、 按R键和S键，改变原来的R、S输入信号，使R=1、S=0或R=0、S=1。按键盘上的空格键，使CLK端的输入由1变为0，给RS触发器的时钟输入端加上一个下降沿触发信号，观察输出端逻辑探头的明暗变化。

5、 按键盘上的空格键，使CLK 端的输入由0变为1，给RS触发器的时钟输入端加上一个上升沿触发信号，观察触发器次态的变化。

6、 将R和S同时置0，并通过空格键给触发器的时钟输入端连续加上几个上升沿触发信号，观察触发器输出端Q的变化。

7、 将R和S同时置1，并用空格键连续发出几个上升沿触发信号，观察输出端Q和 的变化。

8、 单击仿真开关停止仿真。在EWB平台上建立如图2所示的实验电路，这是一个由RS触发器连成的上升沿D触发器，电路中逻辑开关D和CLOCK置0。、

9、 单击仿真开关进行动态分析。如果输出Q=0,则按计算机键盘山的D键使触发器输入1；如果输出Q=1,则按键盘上的D键使触发器输入0。

10、            按键盘上的空格键使CLK端的输入由0变为1，给D触发器的时钟输入端加上一个上升沿触发信号，观察触发器次态的变化。

11、            按键盘上的D键使D端的输入信号与原值相反。按键盘上的空格键使CLK端的输入由1变为0，产生一个下降沿触发信号，观察输出变化。

12、            按键盘上的空格键使CLK端的输入由0变为1，产生一个上升沿触发信号，观察触发器输出状态的变化。

13、            单击开关停止仿真。在EWB平台上建立如图3所示的实验电路，这是一个显示上升沿D触发器时间波形的测试电路，数字信号发生器和逻辑分析议按图设置。

14、            单击仿真开关进行动态分析。数字信号发生器在触发器的CLK 端加上时钟输入信号，并在D数端加上方波信号。在逻辑分析仪的屏幕上可同时显示时钟脉冲信号的输入波形、触发器D端的输入信号波形以及输出端Q和 的波形。观察各个时刻各种波形的变化情况。

15、            单击开关停止仿真。在EWB平台上建立如图4所示的实验电路，这是一个7474上升沿D触发器电路，其中非同步置位端PRE和复位端CLR输入信号低电平有效。

16、            将电路中逻辑开关D和CLOCK置0，逻辑开关S和置1。单击仿真开关进行动态分析。

17、            如果触发器的输出Q=0，则按计算机键盘上的S键使置位端PRE加上有效低电平0；如果输出Q=1,则按键盘上的C键使复位端CLR加上有效低电平0。观察触发器输出状态的变化。

18、            按键盘上的S键或C键使相应的逻辑开关接高电平1，观察触发器输出状态的变化。

19、            重复步骤17，观察CP脉冲上升沿到达时触发器输出状态的变化。

20、            单击仿真开关停止仿真。在EWB平台上建立如图5所示的实验电路，这是一个测试7474上升沿D触发器时间波形的电路，数字信号发生器和逻辑分析仪按图设置。

21、            单击仿真开关进行动态分析。数字信号发生器在触发器的CLK端加上时钟脉冲信号波形以及输出端Q和 的波形。观察时钟脉冲上升沿到达时触发器输出状态的变化。

22、            单击开关停止仿真分析。在EWB平台上建立如图6所示的实验电路，这是一个用RS触发器连成的上升沿JK触发器电路。电路中逻辑开关J、K和CLOCK开始时应当置0。

23、            单击仿真开关进行动态分析。如果输出Q=0,则按计算机键盘上的J键使触发器的J端输入1；如果输出Q=1，则按键盘上的K键使触发器的K端输入1。按键盘上的空格键使时钟输入端CLK由1变为0，产生下降沿触发信号。观察触发器输出状态的变化。

24、            按J键和K键改变输入，使J端和K端的输入信号与原来的相反。按键盘上的空格键时钟输入端CLK由1变为0，产生下降沿触发信号。观察触发器输出状态的变化。

25、            按空格键使时钟输入端CLK由0变为1，产生上升沿触发信号。观察输出端Q的状态变化。

26、            在触发器的J端和K端同时输入0，连续按空格键，在时钟输入端CLK输入一系列的上升沿触发脉冲信号。观察触发器输出状态的变化。

27、            在触发器的J端和K 端同时输入1，连续按空格键，在时钟输入端CLK输入一系列的上升沿触发脉冲，观察触发器输出状态的变化。

28、            单击开关停止仿真。在EWB平台上建立如图7所示的实验电路。这是一个74112下降沿JK触发器实验电路，其非同步置位端PRE和复位端CLR输入低电平有效。逻辑开关J和K开始应当置0，逻辑开关CLOCK、S和C应当置1。

29、            单击仿真开关进行动态分析。如果输出Q=0，则按计算机键盘上的J键使触发器的J端输入1；如果输出Q=1,则按键盘上的K键使触发器的K端输入1。按键盘上的空格键使时钟输入端CLK由1变为0，产生下降沿触发信号。观察下降沿触发脉冲到达使输出端Q的变化。

30、            改变J、K输入，使J、K端的输入信号与原来的相反。按空格键使时钟输入端CLK由0变为1，产生上升沿触发信号。观察输出Q的状态的变化。

31、            按键盘上的空格键使时钟输入端CLK由1变为0，产生下降沿脉冲信号。观察触发器输出状态的变化。

32、            将J、K输入端同时置0。连续按空格键，产生一系列的下降沿触发脉冲信号。观察输出Q的状态变化。

33、            将J、K输入端同时置1。连续按空格键，产生一系列的下降沿触发脉冲信号。观察输出Q的状态变化。

34、            继续按空格键，使74112触发器的输出Q=0，然后按S键使非同步置位端PRE置0，观察触发器输出状态的变化。

35、            按S键使74112的PRE端置1。按C键使74112的非同步复为端CLR置0，观察输出Q的状态发生什么变化。

36、            单击仿真开关停止动态分析。在EWB平台上建立如图8所示的实验电路。这是一个测试74112下降沿触发器时间波形的电路。数字信号发生器和逻辑分析仪按图设置。

37、            单击仿真开关进行动态分析。数字信号发生器将一系列的时钟脉冲加到触发器的CLK输入端，并在J端和K端加上不同的方波输入信号。逻辑分析亦将同时显示CLK端的时钟脉冲波形、J端输入信号、K端输入信号波形以及输出端Q和 的波形。观察时钟脉冲信号上升沿以及下降沿到达时各种信号的时间波形变化情况。

五、思考与分析

1、 图1所时的边沿RS触发器使上升沿触发还是下降沿触发？根据实验结果完成表1。

2、 图2 所时的边沿D触发器使上升沿触发还是下降沿触发？根据实验结果完表2。

3、 在实验报告中画出图3所时的边沿D触发器的时间波形图。

4、 图4 所时的边沿D触发器使上升沿触发还是下降沿触发？根据实验结果完表3。

5、 在实验报告中画出图5所时的边沿JK触发器的时间波形图。

 进入仿真