异步计数器

一、    实验目的

1、  研发JK触发器在异步计数器中的应用。

2、  研发触发器的传播延迟对异步计数机器的影响。

3、  测试普通递减异步计数器的功能。

4、  测试7493递减异步计数器的功能。

5、  研究异步计数器的分频功能。

6、  研究镇养改变异步计数器的分频功能。

二、    实验器材

5v直流电源                            1个

逻辑开关                              4个

逻辑探头                              4个

下沿JK触发器74112                     4个

异步计数器7493                        2个

数字发生器                            1台

     逻辑分析仪                            1台

信号分析仪                             1台 

示波器                                 1台

三、    实验原理

当JK触发器的J、K输入端均为高电平１时可连成二进制计数器。二进制计数器分为同步计数器和异步计数器。异步计数器的计数脉冲不是同时加到所有触发器的计数器的输入端，而只加到最低位触发器的计数输入端，其他各级触发器则由相邻的低位触发器来触发。因为计数器进位信号像波浪一样推进，所以又称为纹波计数器。

一个触发器的传播延迟时间t_p为触发器从接收边沿触发输入信号到发生输出状态变化所需的时间。因为在异步计数器中，后级触发器在前级触发器的输出状态发生变化以前是没有时钟信号输入的，所有的输出不能同时响应计数器始终脉冲的输入，所以从计数脉冲输入到最后一个触发器改变输出之间的延迟时间由触发器的个数N来决定。如果时钟频率过高，则在下一个输入时钟脉冲到大使最后一个触发器还来不及改变输出状态，就会造成计数错误。基于这个原因，异步计数器的最大时钟频率 将低于同步计数器的最大时钟频率。对于异步计数器，最大时钟频率可用下式计算

异步计数器常用于分频电路。因为JK触发器的J、K端均为高电平时，仅在时钟脉冲的下降沿（或上升沿）到达时才改变输出状态，所以在异步计数器中每个触发器输出波形的频率为时钟输入波形频率的一半。

图1 异步计数器

在图1所示的电路中用4个下降沿触发器组成一个4位二进制异步计数器。每个触发器的J、K输入端都接5V电源，即J=K=1，时钟脉冲下降沿触发有效。第一个触发器Q₀由计数器时钟脉冲CLK触发。每个高位触发器的CLK输入端接到相邻低位触发器的Q输出端。当低位触发器的输出由1降到0时，相邻高位触发器被触发。每个触发器的直接复位端都接到计数器的清零端CLR^/，当CLR^/=0时，计数器清零。每次清零后，CLR^/应当接回高电平，否则计数器无法正常工作。

图2所示的电路用来研究触发器的传播延迟时间对4位异步计数器的影响。数字信号发生器的时钟输出端将时钟脉冲加到计数器的CLK^/‑输入端。数字信号发生器发出的第一个时钟脉冲为0，对计数器清零，然后所加的脉冲都是1，是计数器进行计数。逻辑分析仪则显示计数器CLK^/端的时钟输入波形和Q₃—Q₀端的计数输出波形。

图2 4位异步计数器的时间波形

图3 　4位异步递减计数器

图3电路是由4个下降沿JK触发器构成的4位异步二进制递减计数器。在计数器中每个高位触发器的CLK输入端接到相邻低位触发器的Q^/反相输出端。电路的其余部分与1电路完全相同。

图4 　7493 异步计数器

图4为7493异步二进制计数器，其中4个JK触发器的J、k输入端接高电平，触发器的输出端分别为Q_A、Q_B、Q_C、和Q_D。在计数器内部，由低位触发器的下降沿时钟输入端CLK_A和输出端Q_A组成1位计数器，分频数为2，即输出信号频率为时钟信号频率除以2；有另外3个触发器组成3位计数器，其下降沿时钟输入端为CLK_B，输出端分别为Q_B、Q_C、和Q_D，分频数为8。通过外部连接7493也可组成一个16分频的4二进制计数器，方法是将1位计数器的输出端Q_A与3位或4位计数器的输入端CLK_B相连。则个特性使得7493用起来非常方便，可随意接成1位、3位或4位计数器。7493还有两个高电平复位输入端RO(1)和RO(2)。这两个输入端可用来对计数器清零，为了改变计数器的分频数还可用它来中止计数。用不同的方式连接计数器，可改变它的分频数，范围是2分频至16分频。

图5 　7493异步计数器的时间波形

图5为测试7493异步计数器时间波形的电路。数字信号发生器的时钟脉冲输出端CLK给异步计数器加上时钟脉冲，逻辑分析仪则显示时钟脉冲波形和计数器输出波形。当逻辑开关D往下打时，7493用CLK_A作为时钟输入构成1位计数器，分频数为n=2¹=2。当开关D往上打时，7493用CLK_B作为时钟输入构成3位计数器，分频数为n=2³=8。当开关D仍旧往上打时，若将Q_A接到CLK_B,并将CLK_A作为时钟脉冲输入端，则7483构成4位计数器，分频数为

计数时高电平复位输入端RO(1)和RO(2)要始终接地。

在图6中7493接成12进制计数器。电路中Q_A与CLK_B连接使7493构成4位计数器，而且输出端Q_C和Q_D接到复位端RO(1)和RO(2)。这种连接方式是计数器只在0到12之间进行计数，当第12个时钟脉冲到达时计数器复位，这样就构成了十二进制计数器，当第12个时钟脉冲到达时计数器复位，这样就构成了十二进制计数器，分频数为12。

图6 　7493接成十二进制计数器

图7 　7493分频电路（一）

在图7—图9中，7493计数器接成3中分频电路。示波器用来显示时钟输入波形和计数输出波形。仔细观察Q_A、CLK_B、RO(1)和RO(2)的连接方式，可确定计数器的分频数，情况与图6电路相似。计数器的分频数n还可通过实验来确定，方法事先用示波器测出时钟周期T_C和计数周期T_o。因为频率为周期的倒数，所以时钟频率 和计数频率 分别为

最后由 和 可求出计数器的分频数，即

图8 　7493分频电路（二）

图9 　7493分频电路（三）

在图10所示电路中，用两个7493级联组成异步计数器，以增大计数器的分频数。信号发生器提供100KHz的方波信号作为计数器的时钟脉冲输入。示波器则显示级联计数器的输出波形。级联计数器的分频数n可通过实验来测定。用上面所介绍的方法，现测定第一级计数器的分频数n₁，在测定第二级计数器的分频数n₂，则级联计数器的分频数n等于n₁和n₂的乘积，即

图10 　7493分频电路（四）　

四、    实验内容

1、  在EWB平台上建立如图1所示的实验电路，则是一个由4个下降沿触发器组成的4位异步二进制计数器。逻辑开关C和CLK开始时应当置1。单击仿真开关运行动态分析，按计算机键盘上的C键对计数器清零、然后再按一次C键使CLR^'端接回“1”的位置。

2、  按键盘上的空格键使CLK^/的输入由1降为0，产生一个下降沿触发时钟信号。对每个时钟脉冲输入，在表1中记录相应的二进制计数器输出。

，直至填满表1。

4、  单击开关停止仿真。在EWB平台上建立如图2所示的实验电路，研究触发器传播延迟时间对4位异步计数器的影响。数字信号发生器和逻辑分析仪按图设置。单击仿真开关运行动态分析。根据逻辑分析仪屏幕的显示情况，在实验报告中画出时钟脉冲输入CLK^/及计数输出Q₃  Q₂  Q₁  Q₀ 的时间波形图。

5、  单击仿真开关停止仿真。将树枝信号发生器的频率改为50MHz，逻辑分析仪的实际改为0.02 uS/div 。单击仿真开关运行动态分析。根据逻辑分析仪屏幕的显示情况，在实验报告中画出时钟脉冲输入CLK^/及计数输出Q₃  Q₂  Q₁ Q₀ 的时间波形图。

6、  根据触发器的传播延迟时间t_p和触发器的个数N，计算计数器的最高时钟频率

7、  单击开关停止仿真。在EWB平台上建立如图3所示的实验电路，这是一个用4个下降沿触发器组成的4位异步递减计数器，开始时逻辑开关C和CLK应该置1。单击仿真开关进行动态分析。按计算机键盘上的C键对计数器清零，然后再按一次C键将CLR^/端置1。

8、  按计算机键盘上的空格键使CLK^/输入由1下降为0，产生一个下降沿触发的时钟脉冲信号。对每个触发脉冲输入，在表7中记录相应的计数输出。然后继续按空格键，产生足够多的下降沿触发脉冲，继续记录计数输出，直至完成表2。

9、  单击开关停止仿真。在EWB平台上建立如图4所示的实验电路，这是一个7493 4位二进制异步计数器。这种计数器具有两个高电平输入有效的复位端RO(1)、RO(2)及两个下降沿触发时钟脉冲输入端CLK_A、CLK_B，CLK_A用来触发由触发器A组成的1位二进制计数器，CLK_B用来触发由触发器B、C、D组成的3位二进制计数器。通过外部连线将触发器A的Q_A输出端接到触发器B的CLK_B时钟输入端，并将CLK_A作为计数时钟脉冲输入端，就可连成4位二进制计数器，其分频数n=16。当逻辑开关D向下打时，7493用CLK_A作为时钟输入可构成1位计数器，分频数n=2；用CLk_B作为时钟输入可构成3位计数器，分频数为n=8。当逻辑开关D向上打时，用CLK_A作为时钟输入7493颗构成4位计数器，分频数n=16。

10、              开始时开关R和D应该处在往下打的位置，开关CLK_A和CLK_B也往下打。单击仿真开关进行动态分析。如果计数器输出Q₃Q₂Q₁Q₀没有复位，则按计算机键盘上的R键使RO(1)和RO(2)接高电平1，对于计数器清零。计数器复位后再按一次R键，使RO(1)和RO(2)接低电平0。

11、              开关D处在往下打的位置，按键盘上的A键，给CLK_A输入端加上一个下沿触发脉冲,然后继续按A键输入下沿触发脉冲,观察计数器Q₀输出端的状态变化.

12、              开关D处在往下打的位置，按键盘上的B键，给CLK_B输入端连接起来。按R键使计数器复位，

13、              按键盘上的D键使开关D往上打,将Q_a输出端与CLK_B输入端连接起来.按R键是计数器复位,然后再按一次R键将RO(!)和RO(2)接地.连续几次A键给CLK_A端输入下沿触发脉冲,观察Q₃Q₂Q₁输出端的状态变化。

14、              单击开关停止仿真。在EWB平台上建立如图5所示的实验电路，用这个电路可显示7493异步计数器的时间波形。数字信号发生器的逻辑分析仪按图设置。当逻辑开关D往下打时，7493用CLK_A作为时钟输入可构成1位计数器，分频数n=2；如果用CLK_B作为时钟输入，则构成3位计数器，分频数为n=8。当开关D往上打时，用CLK_A作为时钟输入4937可构成4位计数器，分频数n=16。开始时开关D应该处于往上打的位置。

15、              单击仿真开关进行动态分析。在逻辑分析仪的屏幕上，将显示CLK­_A时钟输入波形、1位计数器的Q_A输出波形及3位计数器的Q_B 、Q_C、 Q_D输出波形。在实验报告中画出这些波形曲线图。

16、              单击仿真开关停止仿真。按键盘上的D键把逻辑开关往上打，将Q_A输出端与CLk_B输入端连接起来。再次单击仿真开关进行动态分析。根据逻辑分析仪的显示情况，在实验报告中画出波形曲线图。

17、              单击开关停止仿真。在EWB平台上建立如图6所示的实验电路，这是一个用7493连成的十二进制计数器，分频数n=12。值得注意的是，电路中Q_A输出端接到CLK_B输入端，Q_D输出端接到RO(1)复位端，并且Q_C输出端接到RO(2)复位端。单击仿真开关进行动态仿真。按键盘上的A键，次数要足够多，给CLK_A输入端加上下降沿触发时钟脉冲，观察Q_D—Q_A的输出变化，并将观察结果记录到表3中。

18、              单击开关停止仿真。在EWB平台上建立如图7所示的异步计数器电路，信号发生器和示波器按图设置。单击仿真开关进行动态分析。单击示波器虚拟面板上的放大按钮Zoom，利用示波器的屏幕放大特性，测定并记录时钟输入波形的周期T_C、频率 、计数输出波形的周期T₀及频率 。

时钟输入T₀=                                        =                

                      计数输出  T₀=                  

                                =                 

19、              根据步骤18的测量结果，计算这个计数器的分频数n。

20、              单击开关停止仿真。在EWB平台上建立如图8所示的实验电路，信号发生器和示波器按图7设置。单击仿真开关进行动态分析。利用示波器的屏幕放大特性，测量并记录时钟输入波形的周期T_C、频率 、计数输出波形的周期T₀及频率 。

         时钟输入T₀=                                        =               

                      计数输出  T₀=                  

                                =                 

21、              根据步骤20的测量结果，计算这个计数器的分频数n。

22、              单击开关停止仿真。在EWB平台上建立如图9所示的实验电路，信号发生器和示波器按图8设置。单击仿真开关进行动态分析。利用示波器的屏幕放大特性，测量并记录时钟输入波形的周期T_C、频率 、计数输出波形的周期T₀及频率 。

         时钟输入T₀=                                        =               

                      计数输出  T₀=                  

                                =                 

23、              根据步骤22的测量结果，计算这个计数器的分频数n。

24、              单击开关停止仿真。在EWB平台上建立如图10所示的实验电路，信号发生器和示波器按图9设置。单击仿真开关进行动态分析。利用示波器的屏幕放大特性，测量并记录计数输出波形的周期T₀及频率 。

                      计数输出  T₀=                  

                                =                 

25、              根据图10级连计数器电路和100KHz的时钟频率 ，计算这个计数器的输出频率 。

五、    思考与分析

1、  图1所示的计数器使用时钟脉冲的上升沿触发还是下降沿触发？

2、  在表1中，时钟脉冲输入的顺序与计数输出的二进制数之间有何关系？

3、  在图2所示的异步计数器电路中，每个触发器的输出脉冲频率与输入时钟频率之间有何关系？JK触发器的传播延迟时间t_p大约等于多少？

4、  图3所示的电路有什么计数功能？

5、  怎样改变7493外部电路的连接，才能构成1位、3位或4位计数器？

6、  从步骤16测出的波形曲线图中，可以看出这个计数器的分频数n等于多少？

7、  在表3中，时钟脉冲输入的顺序数与计数输出的二进制之间有何关系？

8、  在步骤18、19中，计数器分频数n的测量值与计算值比较，情况如何？

9、  在步骤20、21中，计数器分频数n的测量值与计算值比较，情况如何？

10、              在步骤22、23中，计数器分频数n的测量值与计算值比较，情况如何？

11、              在步骤24、25中，计数器分频数n的测量值与计算值比较，情况如何？